English サイン・イン | 登録

A Proven EDA Solutions Provider makes all the difference.

アルデックは、最新の言語標準をサポートする先進の検証手法を提供して、
お客様が、進化を続ける技術を活用しながら発展することをお約束します。

FPGA デザイン

FPGAベンダーサポートシミュレーションおよびデバッグプロジェクト・マネンジメント/統合環境グラフィカル/テキスト・デザインエントリ HTML/PDF ドキュメンテーション

プロトタイピング

スケーラブルなHES™プロトタイピングプラットフォーム HES Proto-AXIインターコネクトマルチFPGAデザインのパーティショニング ARM Cortexのサポート RTAX/RTSXプロトタイピング

ファンクショナルベリフィケーション

メトリクスドリブン検証 Universal Verification Methodology (UVM)Open Source VHDL Verification Methodology (OSVVM)Universal VHDL Verification Methodology (UVVM)VUnit Cocotb リンティング/デザイン解析 QEMUとRiviera-PROによるコ・シミュレーション非同期クロックドメイン検証

組込システム

Zynq US+ FPGAを使用したディープラーニング FPGAベースのNVMe データストレージモノのインターネット (IoT)自動車ADAS ネットワーキング Aldec 4K UltraHD イメージングソリューション PythonとPYNQ COVID-19の検出

ハードウェア・エミュレーション・ソリューション

協調エミュレーション UVMシミュレーション・アクセラレーションアクセラレーションのスケーラビリティ検証用IP SoCのパーティショニングエミュレーション・デバッギング

ハイパフォーマンス・コンピューティング（HPC）

コンピュータビジョン暗号化・セキュリティゲノムアライメント高頻度トレーディング大規模HPC 組込みHPC

DO-254 コンプライアンス

トレーサビリティ HDL コーディング基準ツール・アセスメントおよびクオリフィケーションのプロセス FPGAレベルのインターゲット・テスト HDL 詳細設計および検証 DO-254テンプレートおよびチェックリスト

特殊アプリケーション

レグレッション・マネージャ暗号化 DSPとRFの協調シミュレーション

ニュースルーム

Versal ACAPのような複雑なSoC FPGAのシミュレーションには何が必要ですか？ 2月 08 Aldec @ DAC 2023：FPGAおよびSoC向け設計検証ツールとソリューションを紹介 6月 26 Riviera-PROがAMD® Versal™ ACAPデザインのシステムシミュレーションをサポート 6月 14 航空電子機器業界で高まる TLM のニーズ 5月 18 アルデックとタレスがCertification Together International Conference 2023で共同発表 5月 01 すべてのニュースを表示

イベント

Simplifying DO-254 Compliance for FPGA Designs – A Practical Approach (US) 2月 06 (ウェブセミナー, Online) Simplifying DO-254 Compliance for FPGA Designs – A Practical Approach (EU) 2月 06 (ウェブセミナー, Online) FPGA検証におけるカバレッジのすすめ 2月 19 (ウェブセミナー, Tokyo, Japan ) ハードウェア設計者のためのOOP 2月 26 (ウェブセミナー, Tokyo, Japan ) すべてのイベントを表示

ウェブセミナーの録画

Mastering SoC Design and Verification for DO-254 Compliance – Balancing Complexity and Safety (Hosted by ConsuNova) Navigating COTS-IP in DO-254 – Strategies for Safe and Efficient FPGA Design (Hosted by ConsuNova) Static and Dynamic CDC Verification of AXI4 Stream-based IPs The Development and Evolution of Verilog & SystemVerilog Using OSVVM’s AXI4 Verification Components (Part 2) Writing Tests and Configuring the AXI4 VCs すべてのウェブセミナーを表示

リンク

製品アップデートオンライン・サポートデモンストレーションビデオ評価ライセンスリソースの検索製品の検索大学プログラム採用情報ウェブサイトご利用ガイドブログトレーニングウェブセミナーホワイトペーパー

Ask Us a Question

Incorrect data entered.

Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.

Internal error occurred. Your question was not submitted. Please contact us using Feedback form.

We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.